Курс по программированию ПЛИС (FPGA)
Verilog / VHDL, Quartus и Vivado, цифровая логика, интерфейсы, загрузка в реальную плату.
Лицензия № Л035-01304-86/00639633
Программа обучения
Теория + практика на реальных FPGA-платах. Сначала логика, потом HDL, затем отладка и обмен данными.
ПЛИС с нуля: Verilog / VHDL
Осваиваем цифровую логику, HDL, создаём проекты в Quartus / Vivado и загружаем в ПЛИС. Подойдёт тем, кто работал только с микроконтроллерами.
- Что такое ПЛИС и где они применяются
- Комбинаторные и последовательностные схемы
- Синтаксис Verilog / VHDL
- Работа в Quartus / Vivado
- Счётчики, регистры, память
- Тактовый сигнал, PLL, делители
- Интерфейсы: UART / SPI / I2C (на уровне HDL)
Очно, Москва / Санкт-Петербург
50 академ. часов
60 000 руб
Что входит в обучение
Платы FPGA, ПО, поддержка инженера и разбор ваших задач по ПЛИС.
-
01
ПРАКТИКА
Собираете и прошиваете проекты: бегущие огни, FSM, интерфейсы, счётчики, обработку сигналов.
-
02
ИНСТРУМЕНТЫ
Quartus, Vivado, отладочные FPGA-платы, логический анализатор — всё уже стоит в классе.
-
03
ПОДДЕРЖКА
Инженер рядом, можно разобрать ваш текущий проект или корпоративную задачу.
К концу курса вы уверенно описываете цифровые устройства на HDL и понимаете, как их отлаживать.
времени — практика на платах.
Что вы получите после курса
Базу по FPGA, портфолио проектов и документы.
Свидетельство гос. образца
Можно заказать свидетельство о доп. образовании.
Лицензия № Л035-01304-86/00639633
Чат инженеров
Закрытый чат, где можно спросить по синтезу, таймингам и выбору ПЛИС.
Готовые проекты
Несколько собранных примеров для портфолио: UART, счётчик, простая FSM.
Помощь с оборудованием
Подбор платы для дома и рекомендация ПО.
Корпоративная версия
Можем адаптировать программу под ваше производство и интерфейсы.
Как проходит обучение
Видеоотзывы наших студентов
Посмотрите, как проходят занятия и что говорят выпускники
Формы обучения
Очно в Москве и Санкт-Петербурге
В ГРУППЕ
50 академ часов в оборудованном классе. Платы и ПО предоставляются.
- по будням, с 10:00 до 18:00
- группы 2–6 человек
- настройка Quartus/Vivado
60 000 руб
ЗаписатьсяИНДИВИДУАЛЬНО
1:1 с преподавателем, можно брать под вашу ПЛИС или проект.
- 50 академ часов
- в удобное время
- разбор ваших схем
90 000 руб
Записаться
Ваш доход после курса
-
01
от 70 000 ₽
Начальный инженер/разработчик ПЛИС: поддержка и доработка уже существующих проектов.
-
02
от 120 000 ₽
Инженер по ПЛИС, работающий с интерфейсами, таймингами и оптимизацией.
С ростом навыков по HDL и инструментам разработки растёт и ставка.
актуальные навыки
ЧАСТО ЗАДАВАЕМЫЕ ВОПРОСЫ
Вы обучаете полноценному циклу разработки под ПЛИС?
Мы проходим именно полный цикл разработки под FPGA, а не только язык. В программу входят:
– создание проекта и задание ограничений (constraints) под конкретную плату;
– описание логики на Verilog/VHDL;
– синтез и имплементация (fitting/place&route);
– анализ временных характеристик (Timing Analyzer / Report Timing);
– генерация прошивки и загрузка в плату;
– базовая отладка (логический анализатор, встроенные инструменты).
Это важно, потому что в ПЛИС одной “правильной” конструкции на HDL мало — схема должна ещё удовлетворять временным ограничениям и совпадать с реальной разводкой пинов на плате.
Будет ли симуляция (моделирование) и тестбенчи, или только прошивка в плату?
Мы даём базовый блок по функциональному моделированию, чтобы вы могли проверять логику до загрузки в плату. Это включает:
– написание простого testbench;
– подача стимулов и анализ отклика;
– типичные ошибки, когда “в симуляции работает, а в железе нет”;
– отличие синтезируемых и несинтезируемых конструкций.
Это особенно важно для интерфейсов и конечных автоматов — отладка “вслепую” на плате всегда дольше.
Работаете ли вы с готовыми IP-ядрами и внешними интерфейсами (UART, SPI, I2C)?
Да, это отдельная практическая часть. Мы показываем два подхода:
1) Учебный — описать простой UART/SPI на HDL, чтобы понять, из чего он состоит (счётчики, FSM, сдвиговые регистры, тайминги).
2) Практический — взять готовое IP-ядро из каталога и правильно его “обвязать”: развести тактирование, задать параметры, развести на пины.
Это как раз то, что чаще всего делают в реальных задачах — комбинируют свои модули и заводские блоки.
Можно ли адаптировать курс под наше производство/плату/интерфейсы?
Да, у нас есть формат корпоративного обучения. В этом случае мы:
– берём вашу фактическую плату или семейство ПЛИС;
– включаем в программу ваши интерфейсы (например, LVDS, внешнюю память, специфичный протокол);
– можем разобрать ваши текущие HDL-проекты и показать, как их структурировать и отлаживать;
– предоставляем закрывающие документы.
Это удобный формат, если вы наняли разработчиков “из микроконтроллеров” и хотите быстро вывести их на уровень FPGA.
Чем работа с ПЛИС принципиально отличается от разработки под микроконтроллеры?
Главная разница — в параллельной природе ПЛИС и в том, что HDL описывает не последовательность операций, а структуру аппаратуры.
– нет “цикла с задержкой”, есть тактовый домен и регистровые цепочки;
– любой блок может работать одновременно с другими;
– производительность зависит от глубины конвейера и критического пути, а не от тактирования ядра;
– ошибки часто связаны не с логикой, а с таймингами и неверными constraints.
На курсе мы это проговариваем и даём переходный мостик тем, кто привык к Arduino/STM32.
